(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号

特開平5-173745

(43)公開日 平成5年(1993)7月13日

						
(51) IntCL*		識別記号	庁内整理番号	Fi	•	技術表示箇所
G06F	3/14	350 A	7165-5B			汉州汉小面内
G 0 9 G	5/00	М	8121-5G ·			
	5/14		8121-5G			
	5/36	•	9177 – 5G			


		密査請求 未請求 請求項の数2(全 10 頁)
(21)出願番号	特願平3~344714	(71) 出颇人 0000013078
(22) 出願日	平成3年(1991)12月26日	株式会社東芝 神奈川県川崎市幸区堀川町72番地
		(72)発明者 春田 浩輝 東京都背梅市末広町2丁目9番地 株式会 社東芝青梅工場内
		(74)代理人 并理士 鈴江 武彦

(54)【発明の名称】 表示制御方式

(57)【要約】

【目的】第1グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル側面モードでの表示を混在してフラットパネル表示装置の同一画面上に表示する。

【構成】CPUによりCRTの表示データが書き込まれる第2ビデオRAMエリアが設けられる。描画用コプロセッサは第2ビデオRAMエリアから表示データをリードし、エミュレートしてフラットパネルの第1ビデオRAMの任意位置に、第2ビデオRAMエリアをウインドウとして設定すると共に、第1VRAMエリア内の所定位質にフル画面モードでの表示データを設定する。



(特許請求の範囲)

【請求項1】 高解像度フラットパネル表示装置をサポートする第1グラフィックサブシステムと:前記第1グラフィックサブシステムと:前記第1グラフィックサブシステムを用いて、低解像度表示装置をサポートする第2グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在して前記フラットパネル表示装置の同一画面上に表示する手段とを備えたことを特徴とする表示制御方式。

【諸求項2】 フラットパネル表示芸団をサポートする第1グラフィックサブシステムと;前記第1グラフィックサブシステムを用いて、CRT表示装置をサポートする第2グラフィックサブシステムをエミュレートする第2がラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在して前紀フラットパネル表示装置の同一画面上に表示する手段とを備えたことを特徴とする表示制御方式。

(発明の詳細な説明)

100011

[産業上の利用分野] この発明は、CRT (Cathode Ray Tube)ディスプレイ等のインターレースディスプレイや、フラットパネルディスプレイ等のノンインターレースディスプレイが接続可能なパーソナルコンピュータやパーソナルワークステーション等のコンピュータシステムに使用するのに適した表示制御方式に関し、特に高解像度モード画面と低解像度モード画面との混在表示方式に関する。

100021

【従来の技術】従来より、パソコン用グラフィックスコントローラ(ビデオサブシステム)としてVGA(Video Graphics Array)(第2グラフィックサブシステム)が使用されている。VGAはディスプレイへの表示を制御するメカニズムを備え、解像度が640x480画素、色数が256色の表示機能を有している。他方、種々のグラフィカルユーザインターフェース(GUI)が開発されている。このようなGUIを効率よく動かしたいというユーザの要望がある。すなわち、1画面上に複数のウインドウを表示するために 40 は、解像度の大きな画面が必要である。また、マウスの応答性も良くしたいという要望がある。

[0003] このような問題を解決するために、表示解像度が1024x768画素、色数256色の表示モードを有したグラフィックスコントローラ(第2グラフィックサブシステムよりも表示解像度の高い第1グラフィックサブシステム)が開発されている。

【0004】第1グラフィックサブシステムでは、解像 度の増加に見合う処理速度を得るために、描画専用のコ プロセサ(グラフィックシステムプロセッサ;GSP)

を含んでいる。

【0005】しかしながら、従来第1グラフィックサブシステムを動作させる場合には、第2グラフィックサブシステムを有したパーソナルコンピュータにアダプタカードを介して第1グラフィックサブシステムを接続し、第2グラフィックサブシステムから第1フラフィックサブシステムに切り替えて使用する必要がある。このため、第2グラフィックサブシステム用ハードウエアと第1グラフィックサブシステム用ハードウエアの両方を用かる必要があり、ハードウエア構成が複雑となり、操作性も良くない。

【0006】また、第2グラフィックサブシステムで構築したソフトウエア資産を承継するため、第1グラフィックサブシステムにおいても、第2グラフィックサブシステム用アプリケーションプログラムを実行したいという要望がある。

[0007]

【発明が解決しようとする課題】上述したように、従来は、第2グラフィックサブシステムを有したパーソナルコンピュータにおいて、第2グラフィックサブシステムよりも解像度の高い第1グラフィックサブシステムを動作させる場合、アダブタカードを用いて第1グラフィックサブシステムを外部接続し、切り替え回路を介して第2グラフィックサブシステムに切り替えて使用していた。このため、ハードウエア回路が複雑になるとともに、操作性も良くないという欠点があった。

(0008) また、第2グラフィックサブシステムで構築したソフトウエア資産を承継するため、第1グラフィックサブシステムにおいても、第2グラフィックサブシステム用アプリケーションプログラムを実行したいという要望がある。

【0009】さらに、アプリケーションプログラムの中には、ウインドウを意識せず、VGAのフル画面モードでのみ表示を行なうように作られたプログラムがあり、このようなプログラムも第1グラフィックサブシステムを用いて実行したいという要望がある。

[0010] この発明の目的は、第1グラフィックサブシステムのハードウエアを内蔵し、第1グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在してフラットパネル表示装置の同一画面上に表示することのできる表示制御方式を提供することである。

[0011]

【課題を解決するための手段】この発明の表示制御システムは、フラットパネル表示装置をサポートする第1グラフィックサブシステムと;前記第1グラフィックサブシステムを用いて、CRT表示装置をサポートする第2グラフィックサブシステムをエミュレートする手段と; 50 および前記第1グラフィックサブシステムのウインドウ

表示と第2グラフィックサブシステムのフル画面モードでの表示を提在して前紀フラットパネル表示装置の同一 画面上に表示する手段とを備えている。

[0012]

【作用】この発明によれば、CPUによりアクセスされる、第2グラフィックサブシステム用ビデオRAMエリア(第2ビデオRAMエリア)と、GSPによりアクセスされる、第1グラフィックサブシステム用ビデオRAMエリア(第1ビデオRAMエリア)とを備えている。CPUは、第2グラフィックサブシステムのフル画面モードで表示するように作られたアプリケーションプロログラムを実行し、第2ビデオRAMエリアに表示データを書き込む。GSPは、すでに第1グラフィックサブシステムのカインドウが設定された第1ビデオRAMエリアの所定の位置にウインドウを切り、第2グラフィックサブシステムのウインドウと第2グラフィックサブシステムにおけるフル画面モードとの次のサブシステムにおけるフル画面モードとのに在表示を行なう。

【0013】このように、CPUがVGAのフル画面モードでの表示を行なうアプリケーションプログラムを実行した場合、GSPは第1グラフィックサプシステム用VRAMエリアの所定の位置にウインドウを切り、そこにフル画面をセットし、第1グラフィックサプシステムの表示解像度(例えば1024x768画案)でフラットパネル表示装置に表示するので、VGAのフル画面モードと、第1グラフィックサプシステムのウインドウとを混在して表示することができる。

(0014)

【実施例】以下、図面を参照しながら実施例を説明する。図1は、この発明の一実施例を示す概念プロック図である。この発明の特徴は、第1グラフィックサブシステムのハードウエアのみを装備して、第2グラフィックサブシステムをエミュレートすることである。

【0015】図1において、システムバス1には、メイ ンプロセッサとして作用する中央処理装置 (CPU) 3 が接続されている。CPU3は例えば32ビットのマイ クロプロセッサで構成されている。さらに、描画用コプ ロセサとしての機能を果たすグラフィックシステムプロ セサ (GSP) 5が接続されている。ビデオRAM (V RAM) 7は機能的に第1および第2のエリア7a, 7 c に分かれている。第1のエリア7aは、第1のグラフ イックサプシステム (例えば1024x768画案、2 5 6 色の高解像度ディスプレイアダプタ)に利用され、 GSP5のみによりアクセスされる。第2のエリア? c は、第2グラフィックサブシステム(例えばVGA)に 利用され、CPU3およびGSP5によりアクセスされ る。第1エリア7c内の斜線部分7bには、CPU3か ら第2エリア7 c に書き込まれた図形作成コマンドおよ びそのコマンドに対応する図形作成処理プログラムが書 50

き込まれる。すなわち、パーソナルコンピュータの電源 を立ち上げると、イニシャライズルーチンが実行され、 初期設定が行われる。 ディスクオペレーティングシステ ムでは電源を立ち上げると、第2グラフィックサブシス テム、たとえばVGAモードで動作するように構成され ている。従って、初期設定において、VGAモード用工 ミユレーションプログラムをエリア7bにダウンロード する。 CPU3からはエリア? c だけが見えている。 すなわち、高解像度ディスプレイアダプタ用のVRAM **7にVGA用の仮想空間が形成される。VGA用に作ら** れたアプリケーションプログラムが実行されると、CP U3は表示データをエリア?cにセットする。GSP5 はVGAモードであることを検出すると、エリア7cの データをエリア7aに転送する。図2はこの発明の表示 制御システムの一実施例を示す詳細ブロック図である。 なお、図1と同一部には同符号を付してその説明を省略 する.

4

グラフィックサプシステムにおけるフル画面モードとの 促在表示を行なう。 【0013】このように、CPUがVGAのフル画面モ 20 表示スクリーンのスタートアドレスや、カーソルアドレードでの表示を行なうアプリケーションプログラムを実 行した場合、GSPは第1グラフィックサプシステム用 VRAMエリアの所定の位置にウインドウを切り、そこ 【0016】アドレスコントローラ13は、第2グラフィックサプシステムモード(例えば、VGA)におけるアドレスの高解像度ディスプレイアダプタ)におけるアドレスに変換する。

【0017】アドレスフラッグ29はCPU3によりあるアドレスが指定されたことをを示すフラッグである。例えば、VGA用につくられたアプリケーションプログラムがBIOS(Basic Input and Output System)をアクセスしたことを示すフラッグ、メモリ4をアクセスしたことを示すフラッグ、メモリ4をアクセスしたことを示すフラッグ、シーケンサ17をリセットしたことを示すフラッグなどで構成されている。従来VGAにおいて、CRTコントローラ内に設けられている各種表示制御用レジスタの中には、実質必要ないレジスタも含まれているので、この実施例では、凶2の1/Oバッファ21のなかに、その為のレジスタを設けず、フラッグのみをアドレスフラッグ29として持ち、データ格納容量のダウンサイジングをはかっている。

【0018】グラフィックシステムプロセッサ (GSP) 5 (第1グラフィックサプシステム) は描画用コプ の ロセッサであり、高解像度 (例えば1024x768 職案) で描画を行う。GSP5はGSPの動作モードや各種フォーマットの指定を行うための1/Oレジスタを用いて例えばインターレースモード (CRT)、ノンインターレースモード (プラズマディスプレイ (PDP) や 最表示装置 (LCD) 等のフラットパネル表示装置 の 選択が行われ、選択された表示装置に対応した表示タイミング制御信号を出力するように構成されている。このような、GSP5としては、例えば米国テキサスインス ツルメント社製のTMS34020が適用できる。

1.3

【0019】アドレスパッファ15はVGAモードにお いて使用されるパッファであり例えばFJFO(Fir st-In First-Out) レジスタで構成され ている。アドレスパッファ15はVGAモードにおいて CPU1から出力されたアドレスデータをアドレスコン トローラ13を介して順次格納する。すなわち、CPU 3が図1のエリア7cのあるアドレスをアクセスする と、そのアドレスがアドレスパッファ15にかかれる。 GSP5はアドレスパッファ15をポーリングし、その アドレスの表示データを読みエリア7aに転送する。こ のようにすることにより、CPU3による表示データの **豊換に対して即GSP5が転送処理を行うので、画面の** 処理速度が早くなる。

【0020】フォーマットトランスレータ23は、第2 グラフィックサブシステム (VGA) におけるVRAM 7の表示データの配列を第1グラフィックサブシステム におけるVRAM7の表示データの配列に変換する。こ の変換作業は、第1グラフィックサブシステムのVRA Mにおける表示配列とは異なる表示配列を有する第2グ 20 ラフィックサブシステムをエミュレートするのに必要で ある。従って、第2グラフィックサブシステムをエミュ レートする場合にのみ使用され、第1グラフィックサブ システムモードでは、この回路はパススルーされる。

【002】】 ビデオRAM7は、VGAモードにおいて 使用される第2のビデオRAMエリア?cと高解像度モ ードにより使用される第1のピデオRAMエリア7aと で構成される。これらのエリア 7 a, 7 bは 1 つの V R AMデュアルポートメモリで実現されている。

【0022】なお、VRAM7のシリアルポートから出 30 カされたビデオデータはアトリビュートコントローラ2 5に供給される。アトリピュートコントローラ25は受 け取ったビデオデータを1画素毎に内部のパレットに出 カする。 バレットは受け取った 國素に対応したカラー値 をD-A変換器 (RAMDAC) 27に出力する。RA MDAC27は受け取ったカラー値を、モニタに出力す るためのアナログビデオ信号に変換する。

[0023] シーケンサ17は、CPU3とGSP5の VRAM7に対するアクセス要求を調節する機能を有す る。VGAモードでは、各レジスタは8ビットで構成さ 40 れている.

【0024】1/Oパッファ21はVGAモードにおい て、ホストCPU3から送られてくる制御コマンド、例 えば従来存在したCRTコントローラに対する制御コマ ンドを保持する。グラフィックスコントローラ19は、 VGAモードを実行するためにもうけられている機能で あり、グラフィックスインデックスレジスタ(Grap hics Index Register)、セット・ リセット(Set/Reset)、イネーブルセット・ リセット (Enable Set/Resetregi 50 ファ (FIFOパッファ) 15に書き込む。

ster) 、カラーコンペア (Color Compa reregister), データローテート (Data Rotate)、リードマップセレクト (Read Map Select)、グラフィックスモードレジス タ (Graphics Mode Registe r)、ミスセラニアスレジスタ(miscellane ous Register)、カラードントケア(Co lor Don'tCare)、ピットマスクレジスタ (Bit MaskRegister) などを備えてい アドレスの表示データが響き変わったことを知り、その 10 る。なお、グラフィックスコントローラの詳細について は、例えば米国Paradaise Systems. Inc. o" PVGA1A Paradise Vid eo Graphics Array"に記載されてい る。以下、この発明の一実施例の動作ついて図3万至図 7を参照して説明する。

6

【0025】図3はCPU3の処理を示す動作フローで ある。電源の立ち上げに応答して、CPU3は、イニシ ャルプログラムモードをロードし、メモリチェック、レ ジスタチェックの他、各種初期設定を行なう。次に、C PU3はGSPプログラムをVRAMエリア7bにダウ ンロードする。これは、外部記憶装置、例えばフロッピ ーディスクやハードディスク6からGSPプログラムを ダウンロードしてもよいし、ROM4からダウンロード してもよい。次に、ステップ35において、CPU3は GSP5をイニシャライズする、すなわち、CPU3は GSP5のメモリクリアや、各種レジスタのセット等の 初期設定処理を行なう。そして、ステップ37におい て、CPU3は、アプリケーションプログラムを実行す る。この結果、CPU3は、アプリケーションプログラ ムに従って、VRAMエリア7cに表示データをセット する.

【0026】一方、GSP5は図4に示すように、CP U3によりイニシャライズされることにより、VRAM エリア7bにセットされたGSPプログラムをフェッチ し(ステップ41)、解釈、実行する(ステップ4 3) . すなわち、GSP5は、ステップ45においてC PU3により実行されるアプリケーションプログラムの 表示制御に関する内容に応じて、VRAMエリア7cの 内容をリードし、VRAMエリア7aにイメージ展開す る。そして、ステップ47において、VRAMエリア7 aをスキャンし、表示装置に表示する。このようにし て、GSPによりVGAモードがエミュレーションされ る。以下、アドレスパッファ15を使用する場合の、テ キストモードでの処理の例を図5を参照して説明する。 【0027】いま、図5のステップ51において、アプ

リケーションプログラムがVRAMエリア?c(VGA VRAM) のアドレスαのコードを"A"から"B" に書き換えたとする。アドレスコントローラ1.3はこの アドレスの書換えを検知し、アドレスαをアドレスバッ

7

[0028] GSP5は、ステップ53においてアドレ スパッファ 15をリード (ポーリング) し、ステップ5 5において、パッファ15にアドレスが書かれているか どうか、すなわちアドレス書換えがあったかどうか判断 する。アドレスの書換えがあった場合には、ステップ5 7において、VGAのテキストコードVRAM (VRA Mエリア?c) のアドレスαをリードする。次に、ステ ップ59において、そのアドレスαに書かれている文字 コードをリードして、その文字コードに対応するフォン トアドレスを計算してアドレス Bを求める。次に、ステ 10 ップ61において、VGAのフォントVRAMのアドレ スβからフォントをリードする。さらに、ステップ63 において、VGAのアトリヒュートVRAMから対応す るカラーコードをリードする。次に、GSP5はそのカ ラーコードに対応するパレットデータを1/0パッファ 21からリードする。次に、GSP5はステップ67に おいて、VGAのアドレスαに対応するGSPのVRA Mアドレスァにフォントデータをライトする。次に、ス テップ71において、アドレスパッファ15のポインタ を1だけインクリメントし、上述したステップ53万至 71を繰り返す。この処理は、アドレスパッファ15に セットされているすべてのアトレスに対する処理が完了 するまで続行される。図6は図5に示す処理動作を概念 的に示す図である。

【0029】図7は、CRT表示装置に表示した場合の フル画面モードと、フラットパネル表示装置に表示した 場合のフル画面モードを概念的に示す図である。図7に 示すように、CRTの場合は、ピクセルサイズを変更で きるので、物理的画面一杯に640x480の表示解像 度で表示可能である。しかし、フラットパネル表示装 30 置、例えば液晶表示装置(LCD)の場合には、ピクセ ルサイズを変更できない。このため、1024x768 **画素のVRAMエリア?aの中に、640x480画素** のウインドウを切り、このウインドウをVGAのフル面 面モードとして表示する。 VGAのフル画面モード表示 用に作られたアプリケーションプログラムは、例えば、 V R A M の ア ド レ ス 0 番 地 に " A " を 書きな さ い と い う ように、プログラムで指定する。従って、GSP5はこ れを解釈して、第1VRAMエリア7aの所定のウイン ドウ位置に"A"を表示する。

【0030】なお、図7において、左上の画面と右下の画面は見た目に同じように見えるが、左上の画面は、ウインドウを意識して作られたアプリケーションプログラムの場合であり、ウインドウの切られた位置を認識してそのウインドウ内のアドレスがアプリケーションプログラムにおいて指定される場合である。右下の画面では、アプリケーションプログラムは左下に示すように、640×480画素のVRAMエリアしか見えず、そのVRAMエリアの左上をアドレス0番地として指定する場合である。右下に示すフラットパネル表示装置に表示され

るフル画面モードの場合、1024x768画素のウインドウのみが有効であるが、GSP5としては常に1024x768画素の高解像度表示を行なうので、その他の部分も表示される。

【0031】なお、上記実施例では、第2グラフィックサプシステムの具体例としてVGAを挙げたが、この発明は、VGAに限らない。すなわち、第2グラフィックサプシステムとしては、CRT表示を目的とした表示システムであれば何であってもよい。

り 10032) また、上記実施例では、アドレスパッファを設け、このアドレスパッファにセットされたアドレスに対応するVRAMエリア?cのロケーションの内容をGSPがVRAMエリア?aに伝送して、高速処理を図っているが、常にVRAMエリア?cをシーケンシャルにリードして、VRAMエリア?aに転送するようにしてもよい。

[0033]

【発明の効果】以上述べたように、この発明によれば、CPUによりアクセスされる、第2グラフィックサプシフテム用ビデオRAMエリア(第2ビデオRAMエリア)と、GSPによりアクセスされる、第1グラフィックサプシステム用ビデオRAMエリア(第1ビデオRAMエリア)とを備えている。CPUは、第2グラフィックサプシステム用アプリケーションプログラムを実行し、第2ビデオRAMエリアに表示データを書き込む。GSPは、第1ビデオRAMエリアの所定の位置に、第2グラフィックサプシステムにおけるフル画面モードの表示データを設定し、高解像度(1024x768画素)で表示を行なう。

70 【0034】このように、ファームウエアにより、第2 グラフィックサブシステム例えばVGAのフル画面モードを第1グラフィックサブシステム用表示画面(例えば1024x768画素)のウインドウに切ることができるので、第1グラフィックサブシステムのウインドウと第2グラフィックサブシステムのフル画面モード表示との混在表示が可能となる。

(図面の簡単な説明)

【図1】この発明の表示制御方式の一実施例を示す概念 図;

40 【図 2 】図 1 に示す概念を実現した例を示すプロック図:

【図3】 CPUの処理動作を示すフローチャート。

【図4】GSPの処型動作を示すフローチャート。

【図5】 V G A モードにおいて、テキストモードでの処理をエミュレートする場合の処理を示すフローチャート。

【図6】図5に示す処理フローの動作を示す概念図。

0×480 画素のVRAMエリアしか見えず、そのVR (図7)第1グラフィックサブシステムのウインドウと AMエリアの左上をアドレス0番地として指定する場合 第2グラフィックサブシステムのフル面面モードでの表 である。右下に示すフラットパネル表示装置に表示され 50 示画面をフラットパネル表示装置に混任表示させること 9-


を示す概念図。

【符号の説明】


1…システムパス、3…CPU、5…グラフィックシステムプロセッサ (GSP)、7…ビデオRAM (VRAM)、13…アドレスコントローラ、15…アドレスパ

10 ッファ、17…シーケンサ、19…グラフィックスコントローラ、21…1/〇パッファ、23…フォーマットトランスレータ、25…属性コントローラ、27…RA MDAC、29…アドレスフラッグ。

[図1]



[図2]



-418-

START

4 = シャルアログラムロード

31

G S P プログラムモ V F AM

エリア 1 ト にロード

33

G S P の 4 = シャライズ

35

7 フリケーションプログラムの実力:
表示データモ V F A M エリア 1 C に
セット

(他 の 先 後

[図3]

START

VRAMエリアフトにセットされたGSPプログラムをフェッチ
フェッチした命令をインタブリート


VRAMエリアフCにセット
された表示データをリードし、
VRAMエリアフaにイメー
ジ展開


VRAMエリアフaにイメー
ンレフットパネルに表示データを表示

他の処理

[図4] ·

(1205)





(図7)

